Asp Forum
Home
|
Login
|
Register
|
Search
Forums
>
pl.comp.programming
Kodowanie Reed-Solomona w VHDL
Stanislaw.Marcinkowski
9/9/2007 11:51:00 AM
Witam
Na podstawie artykulu z EP 12/2005 i 1/2006 pt jak w temacie,
postanowilem mimo zupelnego braku doswiadczenia w VHDL rozszerzyc
opisany przyklad do 8-bitowego slowa kodowego (w artykule jest 3-
bitowe)
http://www.ep.com.pl/?strona=archiwum.php&r=200...
Niestety platne, ale moge przeslac kod poczta elektroniczna.
Ogolnie schemat dzialania i sam kod jest dla mnie w miare zrozumialy,
jednak mam problem z wielomianem generujacym g(x). Nie moge sie
polapac wg jakiej zasady autor przyporzadkowal stalym wartosci bitów.
Oto fragment kodu, o ktorym pisze:
-- g(x) = a3 + a1x + a0x2 + a3x3 + x4
constant G0: std_logic_vector(2 downto 0) := "011";
constant G1: std_logic_vector(2 downto 0) := "010";
constant G2: std_logic_vector(2 downto 0) := "001";
constant G3: std_logic_vector(2 downto 0) := "011";
Potrafie dla 8-bitow wyprowadzic wzor na g(x) = a120x0 + a225x1 +
a192x2 + a182x3 + a169x4 + a147x5 + a191x6 + a91x7 + a3x8 + a76x9 +
a161x10 + a102x11 + a109x12 + a107x13 + a104x14 + a120x15 + x16.
Ale nie wiem jak potem 8 stalym G(0-7) przyporzadkowac wartosci.
Moze ktos z Was mial doswiadczenia z kodowaniem RS(204,188). Przerylem
Internet, ale nie oge znalezc zadnej wskazówki. Bardzo proze, o pomoc,
bo juz mi sie pomysly koncza...
Pozdrawiam
Staszek Marcinkowski
Servizio di avviso nuovi messaggi
Ricevi direttamente nella tua mail i nuovi messaggi per
Kodowanie Reed-Solomona w VHDL
Inserendo la tua e-mail nella casella sotto, riceverai un avviso tramite posta elettronica ogni volta che il motore di ricerca troverà un nuovo messaggio per te
Il servizio è completamente GRATUITO!
x
Login to ForumsZone
Login with Google
Login with E-Mail & Password